(54) CROSS CONNECTION DEVICE

(11) 4-138800 (A) (21) Appl. No. 2-262316 (22) 28.9.1990

(43) 13.5.1992 (19) JP


(71) FUJITSU LTD (72) AKIO MORIMOTO(2)

(51) Int. Cl⁵. H04Q11/04,H04J3/02,H04L12/52

Best Available Copy

PURPOSE: To easily obtain a cross connection device consisting of a small--scale hardware by constituting the entirely mounted cross connection device of plural cross connection parts dividing functions between respective input signal line groups and respective output signal line groups in each input signal line group.

CONSTITUTION: Respective functions between the input signal line groups 1 to 8 and output signal line groups 1' to 8' of the cross connection device are constituted of the cross connection parts 71 to 78 in each input signal line group and these functions can easily be divided in each cross connection part. In the case of one input signal line group, the cross connection part 71 is used, and in the case of two input signal line groups, the cross connection parts 71, 72 are used. Thereby, the cross connection device of the small-scale hardware can easily be obtained in the case of using eight input signal line groups or less, and produced at a low cost.



50: reading address part, 60: memory

(54) CHIP NETWORK RESISTOR

(11) 4-139701 (A) (43) 13.5.1992 (19) JP


(21) Appl. No. 2-261210 (22) 29.9.1990

(71) MITSUBISHI ELECTRIC CORP (72) MASAAKI KUSUI

(51) Int. CI⁵. H01C7/00

PURPOSE: To improve the reliability of a chip network resistor after mounting and, at the same time, to manufacture the resistor to have numerous networks by providing in advance groove type separators which decide the splitting direction of an alumina substrate to the substrate.

CONSTITUTION: This chip network resistor is composed of a plurality of resistances and V-groove type separators formed into a substrate 1 between the resistances. These grooves do not affect the performance of this resistor. Because of the grooves, the direction of cracks and destruction of the substrate 1 are decided. Namely, since the thickness of the substrate 1 is extremely small at the parts of the separators 5, the substrate 1 cracks only at the parts of the separators 5 and does not crack at the parts of the resistances 4. Therefore, variation of the resistance value and occurrence of disconnection of the resistances 4 can be prevented.





(54) VOLTAGE-DEPENDENT NONLINEAR RESISTOR

(11) 4-139702 (A)

(43) 13.5.1992 (19) JP

(21) Appl. No. 2-262067 (22) 29.9.1990

(71) TAIYO YUDEN CO LTD (72) NORIYUKI KOZU(1)

(51) Int. Cl⁵. H01C7/10

PURPOSE: To obtain the title resistor available for a large current and having an excellent nonlinearity by providing a voltage dependent nonlinear resistance formed of a sintered body composed mainly of ZnO containing metallic compounds by specific mol\% equivalent to Bi2O3, Sb2O3, CoO, MnO, SiO2, Al2O3, etc.

CONSTITUTION: This nonlinear-voltage resistor is formed of a sintered body composed mainly of a zinc oxide containing bismuth, antimony, and cobalt compounds by 0.05-2.0mol% in terms of Bi₂O₃, 0.05-3.0mol% in terms of Sb₂O₃, and 0.1--2.0mol% in terms of CoO, respectively. The sintered body also contains a manganese, nickel, and silicon compounds by 0.1-3.0mol% in terms of MnO, 0.05-2.0mol% in terms of NiO, and 0.05-3.0mol% in terms of SiO₂, respectively. The contents of an aluminum and titanium compounds of the sintered body are 0.001-0.5mol% in terms of Al_2O_3 and 0.05-2.0mol% in terms of TiO_2 , respectively.

98-01770 (2083) 南喜

⑩日本国特許庁(JP)

10 特許出願公開

四 公 開 特 許 公 報 (A)

平4-138800

®Int. Cl. 5

fall of a

識別記号

庁内整理番号

每公開 平成4年(1992)5月13日

H 04 Q 11/04 H 04 J 3/02 H 04 I 12/52

7117-5K

8843-5K H 04 Q 11/04 7830-5K H 04 L 11/20

103 C

審査請求 未請求 請求項の数 1 (全7頁)

9発明の名称 クロスコネクト装置

須特 期 平2-262316

の発明者 森本 昭雄 神奈川

雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

回発 明 者 中 出 浩 志 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

첫

回発 明 者 大 内 直 明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑩出 願 人 富士通株式会社

砂代 理 人 弁理士 井桁 貞一

神奈川県川崎市中原区上小田中1015番地

剪 細 書

1 発明の名称 クロスコネクト装置

2 特許請求の範囲

3.14) 2.

交換信号単位のピットよりなるドチャネルを多 重化した伝送速度 X b p s の入力信号線 Y 本より なる入力信号線群 y 僧(1 、 2 、 3 、 4)の全 データをメモリに書込み、読み出して、出力信号 線群 y 僧(1 、 2 、 3 、 4 ')の、のピットよりなるドチャネルを多重化し伝送速度 X b p s の出力信号線 Y 本上では時間的空間的に交換信号単位で入れ換えるクロスコネクト装置において、 各入力信号線群(1 、 2 、 3 、 4)と各出力信号 線群(1 、 2 、 3 、 4) 即には、 各入力信号線群に対してのピットを並列にし且つ Y 個を多重する直並列変換回路(1 1 、1 2 、1

入力信号編群 y 個の各直並列変換回路 (11.1 2.13.14) の各出力には、 y 個の設直並列

変換回路(11,12,13,14)にて変換さ れたデータを夫々交換信号単位のロビットで各プ ドレスに書き込む単位メモリ(30)ヶ個と、 築す個の単位メモリ(30)より、統出しアドレ ス発生郎(50)よりのアドレスにて読み出した、 所望の単位メモリ(30)の交換信号単位の π ピットを選択出力するセレクタ(40)と、 核セレクタ「40)の出力には、筋セレクタ(4 0) の出力の並列コピットのY相多重の信号を直 列にしてY本の出力信号線に出力する並直列変換 国路(21,22,23,24)とを夫々設け、 且つ各入力信号線算(1,2,3,4)と各出力 信号線群(1', 2', 3', 4')間の報能を 入力信号線群単位に分割したクロスコネクト部 (71, 72, 73, 74) としたことを特徴と するクロスコネクト装置。

3 発明の詳細な説明

(報 要)

交換信号単位ロビットよりなるNチャネルを多

特開平4-138800(2)

重化した伝送速度Xbpsの入力信号線Y本より なる入力信号線群ッ個の全データをメモリに書込 み、読み出して、出力信号線群y個の、 n ビット よりなるNチャネルを多重化し伝送速度Xbps の出力信号線Y本上では時間的空間的に交換信号 単位で入れ換えるクロスコネクト装置に関し、

使用入力信号線群及び出力信号線群が全実装よ り少ない場合は、容易に小規模なパードウエアで 権成出来るクロスコネクト装置の提供を目的とし、 各入力信号額群と各出力信号線群間には、

各入力信号線群に対してnピットを並列にし且つ Y個を多重する直並列変換回路と、

入力信号線群ッ個の各直並列麦換回路の各出力に は、y個の黥直並列変換回路にて変換されたデー タを夫々交換信号単位のnピットで各アドレスに 書き込む単位メモリァ個と、

抜す個の単位メモリより、読出しアドレス発生部 よりのアドレスにて読み出した、所望の単位メモ リの交換信号単位のnピットを選択出力するセレ クタと、

〔従来の技術〕

第4回は1例の入力信号線群の数が変化した場 合のグロスコネグト装置の構成を示す図、第5図 は従来例のクロスコネクト装置のブロック図であ

第4図は、第4図(A)に示す如く、入力信号 繚には、1フレームの、8ピット1チャネル(以 下CHと称す)160CHが多重化され、伝送 ピットレート及び業子の動作限界速度が50Mb psで、単位メモリのアドレスの間口は1280 欄で、1アドレスには交換信号単位の8ピットを 記憶する場合で、入力信号線が8本よりなる入力 信号罅群の数が1、2、4と増加した場合のクロ スコネクト装置の構成を示している。

第4図(B)は入力ほ号線群が1個の場合で、 この場合は、直並列変換回路11にて8ピットに 対応した8本並列(動作速度は50Mbpsの1 /8になる)で、入力信号線8本に対応した8個 多重の信号に安換し、単位メモリ30に書き込む。 この場合は、クロスコネクトする為に、8本の

雄セレクタの出力には、該セレクタの出力の並列 πピットのΥ個多重の信号を直列にしてΥ本の出 力信号線に出力する並直列変換国路とを夫々設け、 且つ各入力信号課罪と各出力信号領罪間の機能を 入力信号線屛単位に分割したクロスコネクト部と した構成とする。

【産業上の利用分野】

本発明は、フレキシブルな遠信網を構成する為 のクロスコネクト装置の改良に関する。

グロスコネクト装置とは、第3図の動作原理説 明図に示す如く、例えば入力信号線 8 0 の 1 周期 のA、B、C、Dの信号、入力信号練81の同じ 1周期のイ,ロ、ハ、ニの信号を入力してメモリ 100に書込み、読み出して、2本の出力信号線 90. 91上ではA, B, ロ, D、イ, C, ハ, ニの如く、複数の入力信号線上のタイムスロット の信号を複数の出力信号線上では時間的空間的に も入れ換えるものである。

入力信号線の1フレーム150 CHのデータをメ モリに書き込むには、アドレス数が1280個必 要となるが、これは1個の単位メモリ30で間に 合うので、1280のアドレスに8ピットづつ書 込み、設出しアドレス発生部51より、所望の順 に所望のデータを読み出すアドレスを発生させ、 書き込んだ量と同じ豐のデータを読出し、並直列 変換値路21にて8本の出力信号線夫々に8ピッ ト160CHの信号が乗るように直列に変換し、 クロスコネクトされた信号を 8 本の出力信号線よ りなる出力信号線群1。より出力する。

第4図(C)に示す如く、入力信号線が16本 で、入力信号雑群が2個となると、16本の入力 信号線の1フレーム160CHのデータをメモリ に書き込むには、アドレス数は I 2·8 0 × 2 個必 要となるので、単位メモリ30が2個必要となり、 又単位メモリ30か2個の組が2個ないと、2つ の出力信号線群1′、2′にクロスコネクトした 信号を出力出来ないので、単位メモリ30,2個 の紙が2個設けてある。

特開平 4-138800(3)

そこで、直並列変換回路11、12にて、入力 信号線群1、2の信号を失々、8本並列で8個多 重と大きに変換し、夫々2個の単位メモリ30 に審込み、2個の設出して下レス発生部52より、 強いでは、本を出した。1個の単位メモリ30 生させ、クタ41にて、1個の単位メモリ3しより 続み出した8ピットのデータを順と出すると を決分にあると、100日の出すると を決分にあると、10日のは、大きの 直接列に変換回路21、22にて、大き8本乗の 直接列に変換し、クロスコネクトされた信 に変列に変換し、クロスコネクトを終 を変換にある出力信号線よりなる出力信号線よりなる出力信号線よりなる出力信号線よりな。

即ち、入力信号線群がM個になると、直並列型 換回路はM個必要になり、単位メモリ30はM個 の組がM個必要になり、読出しアドレス発生部、 及びセレクタ及び並直列変換回路はM個必要にな る。

よって、第4図(C)に示す如く、入力信号線が32本で、入力信号線群が4個となると、第4

合のハードウエアを使用している為に、使用人力 信号線群及び出力信号線群が少ない場合はハード ウエアが大規模になり高端になる問題点がある。

本発明は、使用人力信号線群及び出力信号線群が全実装より少ない場合は、容易に小規模なハードウエアで構成出来るクロスコネクト装置の提供を目的としている。

[課題を解決するための手段]

第1回は本発明の原理プロック図である。

第1四に示す如く、交換信号単位 n ピットより なるNチャネルを多重化した伝送速度 X b p s の 入力信号線 Y 本よりなる人力信号線群 y 観1、2、 3、4の全データをメモリに書込み、読み出して、 出力信号線群 y 個1、2、3、4'の、n ピットよりなるNチャネルを多重化し伝送速度 X b p s の出力信号線 Y 本上では時間的空間的に交換信号単位で入れ換えるクロスコネクト装置において、

各入力信号線群1、2、3、4と各出力信号線群

図(分)に示す知く、直並列変換回路は 1 l ~1 4 と 4 個となり、単位メモリ 3 G は 4 個の組が 4 個となり、製出しアドレス発生部 5 3 及びセレク タ 4 2 及び並置列変換回路 2 1 は 4 個の構成となる。

現在搬送端局装置のクロスコネクト装置としては、全実袋の場合、入力信号線8本の入力信号線8年の入力信号線8年が8個となっているので、全実装の場合の構成を示すと、第5回に示す如く、直並列変換回路は11~18の8個となり、単位メモリ30は8個の組が8個となり、設出しアドレス発生部50及びセレクタ40は8個、並直列変換回路は21~28の8個となる構成となつている。

〔発明が解決しようとする課題〕

以上親明の如く、従来のクロスコネクト装置では使用入力信号線群及び出力信号線群及が出力信号線群及 合に最適となる構成であり、使用入力信号線群及 び出力信号線群が全実装の場合より少ない場合で も、分割するのに手間がかかるので、全実装の場

1', 2', 3', 4'間には、

各入力信号譲ಫに対して n ビットを並列にし且つ Y個を多重する直並列麦接回路 1 1、 1 2、 1 3, 1 4 と、

入力信号線群 y 個の各直並列変換回路 1 1 , 1 2 , 1 3 , 1 4 の各出力には、 y 個の該直並列変換回路 1 1 , 1 2 , 1 3 , 1 4 にて変換されたデータを夫々交換信号単位の n ピットで各アドレスに書き込む単位メモリ 3 0 y 個と、

接り個の単位メモリ30より、銃出しアドレス発生部50よりのアドレスにで読み出した所望の単位メモリ30よりの交換信号単位の n ビットを選択出力するセレクタ40と、

該セレクタ40の出力には、該セレクタ40の出力の並列コピットのY個多重の信号を直列にして Y本の出力信号線に出力する並直列変換回路21, 22,23,24とを失々吸け、

且つ各入力信号線群1, 2, 3, 4と各出力信号線群1, 2, 3, 4、間の機能を入力信号線群単位に分割したクロスコネクト部71, 72,

特開平 4-138800 (4)

73. 74よりなるようにする。

(作用)

本発明によれば、全実装のクロスコネクト装置を構成するのに、各入力信号線群1,2,3,4 と各出力信号線群1,2,3,4,間の機 能を入力信号線群単位に分割したクロスコネクト 部71,72,73,74より構成するように なっている。

よつて、使用入力信号線群及び出力信号線群が 全実装より少ない場合は、全実装のクロスコネクト装置を分割し、入力信号線群の数に応じた数の クロスコネクト部のハードウエアにで構成するので、容易に小規模なハードウエアよりなるクロス コネクト装置が得られる。

(実施例)

第2図は本発明の実施例のクロスコネクト装置 のブロック図である。

第2図は第5図の従来例のクロスコネクト装置

の入力信号練群1~8と出力信号練群1'~8'間の夫々の機能を、入力信号練群位のクロスコネクト部71~78にて構成し、容易にクロスコネクト部単位に分割可能にしたもので、入力信号練群が1個の場合は、クロスコネクト部71。72を使用するので、8個以下のスカ信号練群の場合は、容易に小規模なハードゥエアのクロスコネクト装置とすることが出来る。

〔発明の効果〕

以上詳細に説明せる如く本発明によれば、入力 信号線群が全実装の場合より少ない場合は、容易 に小規模なハードウエアのクロスコネクト装置が 得られ、クロスコネクト装置を安価にすることが 出来る効果がある。

4 図面の簡単な説明

第1回は本発明の原理プロック図、 第2回は本発明の実施例のクロスコネクト装置の

ブロック図、

第3団はクロスコネクト装置の動作原理説明図、

第4 図は1 例の入力信号線群の数が変化した場合 のクロスコネクト装置の構成を示す図、

第5団は従来例のクロスコネクト装置のプロック 団である。

図において、

1~8は入力信号線群、

1'~8'は出力信号練群。

11~18は直並列委換回路、

21~28过並直列変換回路、

30は単位メモリ、


40, 41, 42 はセレクタ、

50,51,52,53は設出しアドレス発生部、

60,600はメモリ、

80,81 は入力信号線、

90.91は出力信号線を示す。



クロスコネクト装置の動作原理説明図


函

က


代理人 井理士 并桁



特開平4-138800(5)





(4.3




特開平4-138800(6)

第4回(たの1)





特別平4-138800(ア)



-585-